Apantacjacky

一個出色的硬體工程師必備的六項基本能力

對於很多硬體工程師而言，每天都在忙活著手頭上的工作，但是有時候並不知道自己的水平去到哪裡，也不知道怎樣提高，這在這個瞬息萬變的社會裡面，其實有點危險!畢竟我們這些憑手藝吃飯的人不像某些尸位素餐的某猿，是跟不上潮流就會被淘汰的。所以就算我們不能成為最TOP的那個，也力爭成為排在前面的那一批人。 但我們工程師怎樣成為最TOP呢?該怎麼學習呢? 根據我們從小受到的教育中我們知道，這首先要求我們對於知識要理解透徹，越深入越好，對於任何一個知識點，通過基本公式，用數學工具推導到最後來驗證高階定律和公式。我想對於這一點，高考物理是達到了極點，高中物理知識其實不難，但是我們為了選拔的目的，把物理各種定律糅合在一起，結合一些腦筋急轉彎，複雜的運算，造成高考物理是最難的科目了。 但如果我們拿著解高考物理難題的精神來解決硬體問題，當然精神可嘉，工作之餘還是值得鼓勵這種學習和探索精神的;可是這樣對於項目開發卻是沒有多少好處，畢竟硬體工程師的工作是工程開發，在規定的時間和預算之內完成硬體項目，而不是你在這個時間呢自己推匯出來了什麼公式和計算結果，那是科學家的工作，那是Research的工作。
工程開發一個重要特點就是“踩在前人的足跡”，就是通過過去幾十上百年的工程實踐，對於各種情況有了很多經驗資料和經驗方法，比如對於PCB layout來說，基本上每個公司都有自己的design guidelines/check list，這就是公司在過去很多項目中總結出來的，每一條可以說都付出了“血”的代價，這是對於板級設計來說了;對於核心晶片和器件，就更是如此了，晶片或器件公司幾十數百人歷時數年搞出來的一款晶片和器件，又豈是你通過幾百頁datasheet可以徹底理解的。 大多數情況下，知道主要介面，參數，功能和效能就足夠了，尤其是晶片/器件公司提供的design guidelines或者application notes，裡面一般都是晶片/器件工程師的肺腑之言，經驗之談，一般來說沒有個十年二十年工作經驗的工程師是寫不了這些東西的。 看起來雖然很簡單，看起來像是廢話，但是細細分析，結合電路定理和電磁定律，略微分析，就會發現簡直字字珠璣。剛畢業的好學生(一般來說學習好，喜歡啃難題，學習能力強，求知慾強)初乾硬件設計，就會發現涉及的知識點和技術要點太多了，如果這個知識點想要理解透徹，那個知識點也要理解透徹，會發現一天24小時根本不夠用，但是對不起，公司請你過來不是讓你學習的，是要乾硬件設計的，過一個月就要見原理圖了，你還在這捧著OrCAD手冊一個命令一個命令學習OrCAD使用技巧，研究為啥要有序列電阻呢，研究這個電容是取0.1uF還是0.01uF.。
有求知慾是好事，但是那是在工作之餘，項目之餘，虛心向前輩學習，儘量利用各種design guidelines，儘快完成設計工作，記錄自己的知識缺點，在業餘時間努力學習，理解透徹，通過設計驗證/測試，加深對於知識點的瞭解，這才是正確的工作方法。 我在剛畢業的時候欣喜的發現傳輸線理論太重要了，遂花了一個月把傳輸線理論努力了一把，並推導了大量公式進行驗證，其實總結起來就是幾句話，阻抗匹配，如果接收端阻抗大於傳送端，訊號會怎麼樣;如果小於，訊號會怎麼樣;如果開路，會怎麼樣;如果短路，會怎麼樣，這幾條基本每本訊號完整性的書上都會介紹，也不會有很複雜的數學公式推導，知道就行了，然後就是如何平衡發射端的阻抗，序列電阻，PCB阻抗，匹配阻抗等等，都是簡單的數學公式。 所以說，對於求知慾特別強的人(比如我)，有時候一定要學會“淺嘗輒止”，充分利用前輩經驗，避免陷入技術的誤區，比如放著公式不用，非得自己用二重積分推導一遍。硬體開發最主要的特點就是“廣博”，什麼東西都要知道，一個好的硬體工程師就要什麼都要懂一點，當然對於某些方面能夠深入一些到原理層次就更好了。 關於硬體設計的各種技術/標準/晶片/器件都要知道，需要的時候，能夠信手拈來，功能效能，參數特性，優點缺點。 那一個好的硬體工程師應該具備哪些基本知識和能力呢?

1. 快速學習的能力：

作為一個通訊汪，我就以通訊裝置方面來說吧! 一方面，通訊技術，標準，晶片更新的太快了，快到你根本來不及系統的瞭解它，只能通過特定的項目，需求進行了解;另一方面對於公司來說，需要做的硬體產品也是變化很快，客戶需要T1， E1， PDH， SDH，Ethernet， VoIP， Switch， Router， 沒有人是什麼都懂的，都需要能夠結合客戶的需求，選擇的晶片方案進行詳細瞭解，尤其對於介面協議和電氣特性。 假設你是做電源的，同理，你也需要對電源相關的知識和客戶的需求進行深入的理解和學習吧?

2. 對協議和標準的理解：

繼續用通訊裝置做代表。 通訊裝置，顧名思義，就是用來實現多種通訊協議(比如T1， E1， V.35，PDH， SDH/SONET， ATM， USB， VoIP， WiFi， Ethernet， TCP/IP，RS232等等常用協議)實現通訊的裝置，各種電路，PCB板，電源都是為了通訊協議服務的。 通訊協議一般都是由晶片實現，要麼是成熟的 ASIC，要麼是自己開發的FPGA/CPLD，晶片工程師或者FPGA工程師比硬體工程師跟靠近通訊協議，他們需要對於通訊協議理解很透徹，實現各種邏輯上的狀態機以及滿足協議規定的電氣參數標準。按照OSI的七層模型，硬體工程師尤其需要專注於一層物理層和二層資料鏈路層的協議標準，以 Ethernet距離，物理層是由PHY/transceiver晶片完成，資料鏈路層是由MAC/switch 晶片完成，對於從事Ethernet相關開發的硬體工程師來說，需要對於PHY和Switch晶片理解透徹，從編碼方式，電氣參數，眼圖標準，模板，訊號頻率到幀格式，轉發處理邏輯，VLAN等等。 對於傳統PDH/SDH/SONET裝置就更是如此，PDH/SDH/SONET是更硬體的裝置，就是說主要協議都是通過ASIC實現的，軟體的功能主要是管理，配置，監視，告警，效能，對於硬體工程師來說，必須要熟悉使用的相關協議和介面標準，尤其對於電氣規範，眼圖模板，這樣在設計驗證的時候才能胸有成竹。 如果你做智慧家居的，你對藍芽、WIFI、Zigbee的新標準應該要深入瞭解吧，各自的優劣勢也應該瞭如指掌吧，最新的標準有啥提升和缺點也可以信手拈來，說不定這樣你就能做出符合消費者需求的全新產品呢!也指不定在跳槽的時候，因為你掌握了一個別人還沒有了解的技術，而獲得成功呢!

3. 寫文件的能力：

誠如軟體設計一樣，好的軟體設計需要好的設計文件，明確需求，實現什麼功能，達到什麼驗收標準，隨著晶片整合度的增加，介面速率的提高，單板複雜度的提高，硬體設計也越來越複雜以及對應熱穩定性，可靠性，電磁相容，環境保護的要求，已經不是通過小米加步木。倉的游擊戰可以解決了，每一個硬體項目都是一場戰爭，都需要好好的規劃，好好的分析，這就需要好好做文件。 對於硬體工程師來說，最重要的文件有兩個：一個是硬體設計規範(HDS ： hardware design specification)和硬體測試報告(一般叫EVT：Engineering Validation& Test report或者DVT： Design Validation & Test report)，對於HDS的要求是內容詳實，明確，主晶片的選擇/硬體初始化，CPU的選擇和初始化，介面晶片的選擇/初始化/管理，各晶片之間連線關係框圖(Block Diagram)，DRAM類型/大小/速度，FLASH類型/大小/速度，片選，中斷，GPIO的定義，復位邏輯和拓撲圖，時鐘/晶振選擇/拓撲，RTC的使用，記憶體對映(Memory map)關係， I2C器件選擇/拓撲，介面器件/線序定義，LED的大小/顏色/驅動，散熱片，風扇，JTAG，電源拓撲/時序/電路等等。 對於DVT來說，要求很簡單也很複雜：板卡上有什麼介面，晶片，主要器件，電路，就要測試什麼，尤其在板卡正常工作的情況下的電源/電壓/紋波/時序，業務介面的眼圖/模板，內部資料匯流排的訊號完整性和時序(如MII， RGMII， XAUI， PCIe，PCM bus， Telecom Bus， SERDES， UART等等)，CPU子系統(如時鐘，復位，SDRAM/DDR，FLASH介面)。 好的硬體工程師無論是做的文件還是報道都是令人一目瞭然，這個硬體系統需要用什麼方案和電路，最後驗證測試的結果如何。內容詳實，不遺漏各種介面/電路;簡單名了，不說廢話;圖文並茂，需要的時候一個時序圖，一個示波器抓圖就很能說明問題了。

4. 儀表/軟體的使用能力：

儀表包括電烙鐵，萬用表，示波器，邏輯分析儀，誤碼儀，傳輸分析儀，乙太網測試儀Smartbits/IXIA，熱量計，衰減器，光功率計，射頻訊號強度計等等;軟體包括Office(Outlook，Word， Excel， PowerPoint， Project， Visio)，PDF，常用原理圖軟體Pads或者OrCAD，常用PCB軟體Pads或者Allegro，Allegro Viewer，電路模擬軟體PSPICE，訊號模擬軟體HyperLynx等等。 無論儀表還是軟體，在政治經濟學裡說都是生產工具，都是促進生產力提高的，作為硬體工程師來說，這些儀表和軟體就是手中的木。倉炮，硬體工程師很大一部分能力的體現都在與儀表和軟體的使用上，尤其對於原理圖軟體和示波器的使用，更是十分重要，原理圖軟體的使用是硬體設計的具體實現，通過一個個器件的擺放，一個個NET的連線，構成了是十分複雜的硬體邏輯軟體，是整個硬體設計的核心工作，任何一個原理圖上的失誤和錯誤造成的損失都是巨大的，真是“如履薄冰，戰戰兢兢”。 另外，原理圖軟體的使用還體現在原理圖的美觀上，好的設計，簡單明瞭，註釋明確，無論是誰，順著思路就能很快搞清楚設計意圖，需要特別注意之處，不好的設計，東一個器件，西一個器件，沒有邏輯，命名怪異，難以理解，日後維護起來相當麻煩;示波器在所有測試儀表之中，對於硬體工程師是最重要的，無論原理圖還是PCB都是設計工作，但是任何設計都需要仔細的驗證測試，尤其在訊號方面，都需要大量的示波器工作，不會正確的使用示波器根本談不上正確的驗證，接地有沒有接好，測試點的選擇，觸發的選擇，延時的選擇，幅度、時間的選擇，都決定著測試的結果。如果錯誤的使用示波器必然帶來錯誤的測試結果，這種情況下，有可能本來是錯誤的設計被誤認為是正確的，帶來巨大的隱患;本來是正確的設計被誤認為是錯誤的，帶來大量的時間精力浪費。

5. 電路設計的能力：

隨著晶片整合度的提高，硬體設計似乎變簡單了。首先是邏輯連線，其次考慮訊號完整性需要的序列電阻選擇和並行電容選擇，電源濾波，退耦。不過對於好的硬體工程師來說，簡單的邏輯連線(這個晶片的同樣匯流排的輸出接另一個晶片的輸入，等等)，只是硬體設計的最基本技能，電路是晶片功能，通訊協議和各種軟體的載體，沒有對電路的深入理解，根本談不上對硬體設計的深入理解，尤其對於晶片後面列的電氣效能參數或者離散器件各種參數的理解，胡亂亂接，可能在3.3V的總線上可以工作，但是現在工作電壓已經降到1V了，什麼概念，訊號線上的噪聲都已經大到可以使取樣出現誤判了，隨著訊號速率的提高和工作電壓的降低，數字訊號已經越來越模擬化了，這就需要對於PCB的阻抗，容抗，感抗，離散器件(電阻，電容，電感，二極體，三極體，MOSFET，變壓器等)，ASIC的介面電氣參數深入瞭解，這都需要對電路原理，類比電路甚至電磁場理論深入學習，電路可以說是電磁場理論的子集，沒有電磁場理論的理解，根本談不上對於電容，電感，串擾，電磁輻射的理解。 尤其對於電源電路設計上，現在晶片電壓多樣化，電壓越來越低，電流越來越大，運營商對於通訊裝置功耗的嚴格要求，散熱要求，對於電源設計的挑戰越來越大。可以說，對於一個硬體設計來說，40%的工作都是在於電源電路的原理圖/PCB設計和後期測試驗證，電源電路設計是硬體工程師電路能力的集中體現，各種被動器件、半導體器件、保護器件、DC/DC轉換典型拓撲，都有很多參數，公式需要考慮到，計算到。

6. 溝通和全局控制的能力：

硬體工程師在一個硬體項目中，一般處於Team leader的作用，要對這個硬體項目全權負責，需要協調好PCB工程師，結構工程師，訊號完整性工程師，電磁相容工程師等各種資源，並與產品經理，項目經理，軟體工程師，生產工程師，採購工程師緊密配合，確保各個環節按部就班，需要對整個項目計劃瞭然於胸，各個子任務的釋出時間，對於可能出現的技術難題和風險的估計，控制。 對於外部來說，硬體工程師還要與晶片的分銷商，FAE處理好關係，爭取獲得更大的技術支援和幫助;與EMC實驗室，外部實驗室打好交道，獲得更靈活的測試時間和更多的整改意見。 寫這篇文章，只是自己的個人看法，並不代表每個人按照這個方法都能成功，畢竟這個世界很多事情都沒有參考性，但是，總的來說保持長期學習的態度，有一顆愛崗敬業的心，然後深入研究，誰都能成功的!